طراحی حلقه قفل شده تاخیر برای گیرندههای بی سیم جهت بکارگیری در کاربردهای فرکانس بالا

نویسندگان

محمد غلامی

حمید رحیم پور

جمال قاسمی

ایمان اسمعیلی پایین افراکتی

چکیده

در این مقاله، یک راهکار جدید با استفاده از الگوریتم بهینه سازی گرادیان برای ساخت حلقه های قفل شده تاخیر ارائه شده است. از جمله ویژگی های برجسته این ساختار می توان به سرعت بالای قفل شدن و فرکانس بالای عملکرد مدار اشاره کرد. در این ساختار به جای بلوکهای آشکارساز فاز-فرکانس، پمپ بار و فیلتر حلقه از یک پردازنده استفاده شده است. در فرستنده های دیجیتال از یک پردازنده برای دیکد کردن، کد کردن، آشکارسازی و ... استفاده می شود. بنابراین می توان از همین پردازنده برای ساخت حلقه قفل شده تاخیر استفاده کرد. در نتیجه پیچیدگی ساختار حلقه قفل شده تاخیر پیشنهادی، نسبت به ساختارهای متداول حلقه های قفل شده تاخیر کمتر می شود. ساختار مورد نظر توسط نرم افزار متلب در استاندارد بلوتوث شبیه­سازی شده است. پنج سلول تاخیر برای گرفتن فرکانس خروجی برابر با 4/2 گیگاهرتز توسط فرکانس ورودی 480مگاهرتز در ساختار ارائه شده مورد استفاده قرار گرفته است. شبیه سازی های انجام شده صحت عملکرد و سرعت بالای قفل شدن این ساختار جدید را تایید کرده است.

برای دانلود باید عضویت طلایی داشته باشید

برای دانلود متن کامل این مقاله و بیش از 32 میلیون مقاله دیگر ابتدا ثبت نام کنید

اگر عضو سایت هستید لطفا وارد حساب کاربری خود شوید

منابع مشابه

طراحی حلقه قفل شده تاخیر برای گیرنده های بی سیم جهت بکارگیری در کاربردهای فرکانس بالا

In this paper, a new approach using gradient optimization algorithm for delay locked loop (DLL) is provided. Among the salient features of this structure, the proposed DLL can be quickly locked and can be used as a high-frequency circuit. In this novel architecture a digital signal processor (DSP) is used instead of phase detector, charge pump and loop filter. In digital transmitters to select ...

متن کامل

طراحی ضرب کننده فرکانسی بر اساس حلقه قفل شده تاخیر دیجیتالی و با سرعت بالا

Lock and settling times are two parameters which are of high importance in design of DLL-based frequency multipliers. A new architecture for DLL-based frequency multipliers in digital domain is designed in this paper. In the proposed architecture instead of using charge pump, phase frequency detector and loop filter a digital signal processor is used. Gradient algorithm is used in the proposed ...

متن کامل

بررسی ضرایب بهینه برای بهره خط تاخیر در حلقه قفل شده تاخیر جهت اکتساب زمان نشست کم

Reducing the locking time or settling time is one of the major challenges in the design of Delay Locked Loop (DLL) based frequency synthesizer. In this paper a common structure for DLL based frequency synthesizer is considered in which the number of delay cells in the direct path is specified. Then, the designed delay locked loop is optimized using genetic algorithm (GA). GA changes the phase-v...

متن کامل

طراحی ضرب کننده فرکانسی بر اساس حلقه قفل شده تاخیر دیجیتالی و با سرعت بالا

یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن و همگرایی مدار است. در همین راستا یک ضرب کننده فرکانسی کاملا جدید و دیجیتالی با سرعت قفل شدن بالا در این مقاله طراحی شده است. در این طراحی از  یک پردازنده دیجیتالی به جای مدارات آشکار ساز فاز-فرکانس، پمپ بار و فیلتر حلقه استفاده شده است. با توجه به این تغییرات، ساختار ارائه شده دارای زمان قفل شدن ...

متن کامل

بررسی ضرایب بهینه برای بهره خط تاخیر در حلقه قفل شده تاخیر جهت اکتساب زمان نشست کم

یکی از چالش­های مهم در طراحی ضرب کننده­های فرکانسی براساس حلقه قفل شده تاخیر، کم کردن زمان قفل شدن یا زمان نشست مدار است. در همین راستا در این مقاله یک ساختار متداول برای حلقه قفل شده تاخیر در نظر گرفته می­شود که در آن تعداد سلولهای تاخیر موجود در مسیر مستقیم سیگنال مشخص است. در ادامه با استفاده از الگوریتم بهینه­سازی ژنتیک، حلقه قفل شده تاخیر طراحی شده مورد بررسی و پردازش قرار می­گیرد. الگوریت...

متن کامل

تحلیل و طراحی ضرب کننده فرکانسی مبتنی بر حلقه قفل شده تاخیر با سرعت بالا

امروزه سنتزکننده ها و ضرب کننده های فرکانسی جزء جدایی ناپذیر سیستمهای مخابراتی به شمار می روند. یکی از مهمترین مدارات که به عنوان سنتز کننده فرکانسی، حلقه فقل شده فاز است. با توجه به نویز فاز، جیتر و سطح مقطع اشغالی زیاد حلقه های قفل شده فاز، همواره طراحی یک سنتز کننده فرکانسی، با نویز فاز، جیتر و سطح مقطع اشغالی کم یک چالش به شمار می رود. به همین جهت حلقه های قفل شده تاخیر با توجه به عملکرد به...

منابع من

با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید


عنوان ژورنال:
مهندسی برق و الکترونیک ایران

جلد ۱۳، شماره ۴، صفحات ۱۵-۲۲

میزبانی شده توسط پلتفرم ابری doprax.com

copyright © 2015-2023